유연인쇄전자학술지, 2023년 6월, 제2권 제1호, pp. 1-13
Journal of Flexible & Printed Electronics, June 2023, Vol. 2, Issue 1, pp. 1-13
Received 2023-06-09, Revised 2023-06-20, Accepted 2023-06-29
https://doi.org/10.56767/jfpe.2023.2.1.1
eISSN: 2951-2174

REVIEW

수직구조 3단자 인공 시냅스 소자

정나현[1,2], 임경근[1,2*]

[1]과학기술연합대학원대학교, [2]한국표준과학연구원

Vertical 3-Terminal Artificial Synaptic Devices

Nahyun Jeong[1,2], Kyung-Geun Lim[1,2*]

[1]Applied Measurement Science, University of Science and Technology(UST), Daejeon, Korea
[2]Korea Research Institute of Standards and Science(KRISS), Daejeon, Korea



ABSTRACT

Recently, synaptic devices have the advantages of being able to process information in parallel. However, nondestructive weight control is limited in 2-terminal synaptic devices because reading and writing are conducted in a common electrode. Hence, 3-terminal synaptic devices with separately reading and writing processes are currently emerging for not only nondestructive weight control without data loss but also a very short vertical channel length. Since the length of the vertical channel is determined as the thickness of the active layer, nanometer range channel length can be achieved. According to the nano-scaled channel length, vertical 3-terminal artificial device can be operated with low voltage and energy consumption. In this review paper, vertical 3-terminal artificial synaptic devices were classified by electric field transmission or ion migration into organic semiconductor. According to a recent study, vertical 3-terminal artificial synapse was able to simulate a biological synapse even with a low driving voltage of up to 10 μV and a current density of MAcm^{-2} level. This review article gives an overview of vertical 3-terminal artificial synaptic devices, and suggest a practical strategy to achieve the massive data processing with high speed and low power consumption.

Key Words: Artificial synapse, Vertical organic transistor, Three-terminal transistor, Neuromorphic electronics

*Correspondence: kglim@kriss.re.kr

1. 서론

정보통신기술이 발달함에 따라 사람, 사물, 데이터가 네트워크를 통해 연결된 초연결 사회가 도래했다. 하지만 기존의 폰 노이만(Von Neumann) 방식의 컴퓨팅 시스템은 연산과 메모리가 분리되어 있어 다량의 빅데이터를 처리할 경우 병목현상이 발생하며, 이 과정에서 많은 전력이 소모되는 한계를 가진다. 이에 따라 인간의 뇌를 모사하여 비정형 데이터를 인지, 학습, 추론하기 위한 뉴로모픽(Neuromorphic) 기술이 등장했다[1]. 그중에서도 뉴런 간 정보교환의 매개체인 시냅스(Synapse)의 동작 측정을 모사하여 학습과 기억을 동시에 진행하는 인공 시냅스 소자 연구가 활발히 진행되고 있다[2]. 특히 유기물을 기반으로 한 소자들은 용액공정, 저온공정, 생체 적합성 등과 같은 이점을 갖고 있어 유연소자 측면에서 각광을 받고 있다[3].

대부분의 시냅스 소자는 크로스바 어레이 구조(Crossbar array architecture)의 2단자 소자이다. 이는 직접화에 용이하여 병렬적으로 정보 처리가 가능하다[4-5]. 하지만 읽기, 쓰기 과정에서 전극을 공유해서 쓰기 때문에 누설전류가 발생하여 가중치의 업데이트 과정에서 오류가 발생하게 된다. 반면, 3단자 구조의 시냅스 소자는 스위치 역할을 하는 게이트 전극을 추가하여 소스와 드레인 전극 사이의 채널 전도도를 조절한다[6]. 최근 연구에선 전하트랩, 이온 이동 등을 활용한 3단자 구조의 시냅스를 통해 비파괴적인 시냅스 가중치(Synapse weight)를 모사하였다[6-7].

하지만 기존의 수평구조 3단자 소자는 채널 길이가 길어 느린 연산 속도, 높은 에너지 소모량과 같은 단점이 있다[8]. 이러한 구조적 한계를 극복하기 위해 3전극을 수직구조로 쌓은 수직구조 3단자 소자에 대한 연구가 활발히 진행되고 있다. 소자의 채널 길이는 활성층의 두께로 결정되기 때문에, 별도의 포토리소그래피 공정 없이도 나노미터 단위의 채널 길이를 구현할 수 있다. 수직 방향의 짧은 채널 길이로 인해 낮은 구동전압으로도 높은 전류밀도를 얻을 수 있다. 또한 40 MHz 수준의 높은 switching frequency를 달성할 수 있어 수평구조의 소자보다 빠르게 신호를 전달할 수 있다[8](Fig. 1(a)).

이러한 수직구조 3단자 트랜지스터 소자의 장점을 이용하여 W. Huang 연구진은 수직구조 기반 유기 전기 화학 트랜지스터(Organic electrochemical transistors)를 제작하였다. 0.7 V의 낮은 구동전압에서도 1 kA cm^{-2}의 높은 전류밀도(Current density)를 보여, 수직 구조가 저전압 구동, 저전력 소비에 유리함을 알 수 있다[9].

이에 따라 수직구조3 단자 인공 시냅스 소자에 대한 관심이 높아지고 있다. 현재까지 보고된 수직 구조 시냅스 소자는 크게 전계 투과 기반 인공시냅스[10](Fig. 1(b))와 이온 이동 기반 인공시냅스[11](Fig. 1(c))로 나눌 수 있다. 전계 투과 기반 인공시냅스 소자는 소스



Fig. 1. (a) Transition frequency comparison table for organic transistors. Adapted with permission [8]. Copyright 2020, Wiley-VCH. Structure of vertical synapses by (b) field penetration Adapted with permission [10]. Copyright 2021, Wiley-VCH GmbH and (c) by ion migration. Adapted with permission [11]. Copyright 2020, Springer Nature.

전극 내 형성된 나노 미터 크기의 구멍을 통하여 게이트 절연체와 채널 형성층이 맞닿아 있다. 게이트 전압 인가에 따라, 게이트 절연체-채널 형성층 계면에서 전하 수송자가 축적 또는 고갈되면서 채널 전도도가 조절 된다. 반면 이온 이동 기반 인공시냅스 소자는 게이트 전압에 따라 전해질의 이온이 반도체층으로 이동하면서 채널 전도도를 변화시킴으로써 시냅스 가중치를 모사한다.

본 총설에서는 인공 시냅스 소자의 기본적인 특징과 특성 파라미터를 간략히 설명하고, 수직구조 3단자 인공 시냅스 소자의 최근 연구들을 소개하고자 한다. 마지막으로 직면하고 있는 한계점과 미래 전망에 대해 제시하고자 한다.

2. 인공 시냅스 소자 개요

2.1. 인공 시냅스 소자의 특징 및 특성 파라미터

인공 시냅스 소자는 채널 전도도의 변화를 이용하여 생체 시냅스의 시냅스 가중치를 모사한다[12](Fig. 2(a)). 게이트 전극에 스파이크 신호를 인가했을 때, 드레인 전극의 전류가 일시적으로 증가하는 excitatory post-synaptic current(EPSC)로 측정한다. 자극이 가해지고 일정한 시간이 흐르게 되면 EPSC는 점점 감소하는 특성을 보인다(Fig. 2(b)). 완전히 초기값으로 돌아가기 전에 연속적인 스파이크를 가하게 되면 두번째 스파이크로 인해 발생한 전류의 크기(A2)가 첫 번째 신호(A1)보다 커지게 된다(Fig. 2(c)). 이를 paired-pulse fa-



Fig. 2. (a) The schematic diagram of a biological synapse and three-terminal transistor. (b) EPSC characteristics with gate pulse. (c) PPF characteristics induced by consecutive gate pulses. Adapted with permission [12]. Copyright 2022, Wiley-VCH GmbH (d) The transformation from STP to LTP triggered by repeated pulses. Adapted with permission [13]. Copyright 2021, American chemical Society (e) Spike-timing dependent plasticity (STDP) characteristics. (f) Spike-rate dependent plasticity (SNDP) characteristics.Adapted with permission [15]. Copyright 2019, Wiley-VCH GmbH.

cilitation(PPF)이라고 하며, short-term plasticity(STP)의 일반적인 형태이다. PPF index는 식 (1)로 나타낼 수 있다.

$$PPF = 100\% \times \frac{A_1}{A_2} \quad (1)$$

STP는 일반적으로 시냅스 가중치가 수초에서 수분 수준으로 짧은 시간 동안 유지되고, 초기 상태로 빠르게 돌아간다. 반면 long-term plasticity(LTP)는 STP에 비해 긴 시간 유지되며, 기억과 학습의 역할을 한다. 생체 기억과 마찬가지로 반복적인 학습을 통해 STP에서 LTP로 전환이 가능하다[13](Fig. 2(d)). 시냅스 소자는 두 스파이크 신 간의 시간 차이에 따라 시냅스 가중치가 변화하는 spike-timing dependent plasticity(STDP) 특성을 갖고 있다[14-15](Fig. 2(e)). 뿐만 아니라 신호의 빈도수에도 의존하는 spike-rate dependent plasticity (SNDP) 특성도 있다[15](Fig. 2(f)).

3. 전계 투과 기반 수직구조 3단자 인공 시냅스 소자

일반적으로 vertical organic field effect transistor (VOFET)에서 소스 전극은 게이트 전극과 드레인 전극 사이에 끼워져 있어 shielding effect가 발생하게 된다. 이에 따라 게이트 전위를 투과시키기 위해 나노 패터닝된 금속(Au, Al), 나노 와이어(Nanowire), 카본 나노튜브(Carbon nanotubes; CNT), MXene 또는 내부에 핀홀을 형성한 금속 박막과 같이 구조적으로 구멍(pores)을 가진 소스 전극이 사용되었다[16-18]. 소스 전극 내 구멍 사이로 채널 형성층과 절연체가 맞닿게 되면서 전도성 채널이 수직 방향으로 형성되는데, 이로 인해 저전압 구동, 낮은 전력 소모량을 구현할 수 있어 뉴로모픽 소자로 적합하다. 현재까지 은 나노 와이어, single-walled carbon nanotubes(SWCNT)을 활용한 다양한 인공 시냅스 소자가 보고되었다[10,12-13].

3.1. 은 나노 와이어 투과 소스 기반 인공 시냅스 소자

은 나노 와이어는 나노 와이어 간 네트워크 형성에 의해 높은 전도성과 투명도 특성을 가져 차세대 투명 전극 물질로 각광받고 있다.

또한 그물 형태의 네트워크 구조 중 빈 공간을 통해 전계가 투과할 수 있어 수직구조 트랜지스터, 탠덤(Tandem) 형 태양 전지의 중간 전극으로 활용되어 왔다[19-20]. 이러한 배경에서 은 나노 와이어의 전계 투과성을 활용한 시냅스 소자들을 소개하고자 한다.

Y. Sun 연구진은 게이트 전압으로 Poly(vinylidene fluoride-trifluoroethylene)(PVDF-TrFE) 강유전체 물질의 분극을 일으켜 채널 전류를 정확하게 조절할 수 있는 vertical organic ferroelectric synaptic transistor (VOFST)를 제작하였다[12]. 이 소자에 사용된 은 나노와이어 투과 소스 전극은 PVDF-TrFE 절연체와 65 nm의 6-phenyl-C61 methyl butyrate(PCBM) 반도체 채널 층 사이에 위치해 있다(Fig. 3(a)). 또한 박막을 코팅하는 과정에서 나노 와이어 네트워크 구조를 형성하여 전계를 투과시킬 수 있는 그물 형태를 가지는 것을 scanning electron microscopy(SEM)을 통해 확인하였다(Fig. 3(b)). 게이트 전극에 펄스 형태의 전압을 가하게 되면 투과 소스 전극의 구멍으로 맞닿아 있는 PVDF-TrFE insulator/ PCBM semiconductor 계면에서 일시적으로 전하 운반체의 축적 또는 고갈이 발생하게 된다. 이로 인해 은 나노 와이어와 PCBM의 쇼트키 장벽의 크기가 변하게 되면서 드레인 전류 값 또한 바뀌게 된다. 게이트 전극에 양의 전압 펄스를 가해주게 되면 게이트 전기장이 소스 전극에 있는 구멍을 통해 투과하게 된다(Fig. 3(c)). 이로 인해 쇼트키 장벽이 작아지게 되어 전자들이 계면에 축적된다(Fig. 3(i)). 이로 인해 'virtual contact'이 형성되어 전류가 흐르게 된다. 양 전압은 PCBM 방향으로 전기장의 분극을 유발하여 PCBM 층에서 전자가 축적되게 만들어 Pseudo-conductive channel이 수직방향으로 발생하게 된다. 채널



Fig. 3. Vertical 3-terminal artificial synapse with the field permeable source electrode using silver nano wire. (a) The cross-sectional SEM image of device. (b) SEM image of field permeable silver nanowire source electrode. (c)–(h) Changes in Pseudo-conducting channel with gate pulse (i)–(j) band diagram of VOFST. Adapted with permission [12]. Copyright 2022, Wiley-VCH GmbH.

전도도는 게이트 양 전압 펄스의 횟수를 늘릴 수록 증가한다(Fig. 3(c)~Fig. 3(e)).이는 인공 시냅스 소자로서 가중치 조절이 가능함을 제시한다.

위와 반대로 음 전압 펄스를 가해주면 쇼트키 장벽이 증가하게 되고, 분극된 전기장이 게이트 전극 쪽으로 향하게 되어, 소스 전극의 구멍에서 전자들이 고갈되게 된다(Fig. 3(j)). 음전압 펄스를 가할수록 pseudo- conductive channel이 줄어들게 된다(Fig. 3(f)~Fig. 3(h)). 이러한 특성은 시냅스 가소성의 약화를 나타낸다.

이와 같이 은 나노 와이어 전극의 구멍을 통해 전계를 투과시켜 채널 전도도를 조절하여 생체 시냅스를 모사할 수 있음을 보여주었다.

이 외에도 C. Gao 연구진들은 P/N semiconductor bulk heterojunction과 은 나노와이어 투과전극을 이용해 수직구조 메모리 소자를 구현하였다[13](Fig. 4(a)). 이 소자의 메모리 특성은 약 10년 정도의 메모리 보존 특성을 가질 뿐만 아니라, N-type 반도체의 농도를 증가시킴에 따라 EPSC, PPF, LTP 등과 같은 시냅스 기능을 모사할 수 있다(Fig. 4(b)). 반도체 층의 두께에 해당하는 약 105 nm의 짧은 채널 길이로 인해 수평구조보다 빠른 '읽기', '쓰기' 작동이 가능하였다. P-type 반도체와 N-type 반도체는 각각 poly[2,5-bis (2-decyl-tetradecyl)pyrrolo[3,4-c]-pyrrole-1,4(2H,5H)-dione-alt-5,5″-di(thiophen-2-yl)-2,2″-(E)-2-(2-(thiophen-2-



Fig. 4. Heterostructured vertical organic transistor based synaptic device (a) Demonstration diagram of device structure. N2200 forms a network structure within PDVT-10. N2200. (b) Synaptic characteristics of the device. Adapted with permission [13]. Copyright 2021, American chemical Society.

yl)vinyl)thiophene](PDVT-10), poly-{[N,N′-bis(2-octyldodecyl)naphthalene-1,4,5,8-bis-(dicarboximide)-2,6-diyl]-alt-5,5′-(2,2′-bithiophene)}(N2200)을 사용했다. 3%의 낮은 도핑 농도에서는 PDVT-10/N2200/PDVT-10 heterojunction 구조가 마치 양자우물처럼 작용하여 게이트 전압 펄스로 발생한 채널 내의 전자를 고립 및 저장을 하게 된다. 이로 인해 비휘발성 메모리 특성을 갖게 된다. 반면 도핑 농도를 25%까지 높이게 되면, 거대한 N2200 네트워크 구조가 생성된다. 게이트 펄스를 가했을 때는 전자가 N2200에 고립되면서 일시적으로 드레인 전류가 증가하지만, 연속적인 네트워크 구조로 인해 빠르게 전하가 이동되면서 전류가 감소하게 되면서 생체 시냅스의 EPSC를 모사할 수 있게 된다. 이와 같이 별도의 charge trapping layer를 필요로 하지 않기 때문에 간단한 공정으로도 시냅스 소자를 제작할 수 있음을 보여줬다.

3.2. SWCNT 투과 소스 기반 광시냅스 소자

CNT는 저렴한 가격, 뛰어난 열전도율 및 기계적, 전기적 특성을 가져 유연전극으로의 적용이 주목받고 있다. 뿐만 아니라 선행연구를 통해 수직구조 트랜지스터에서 소스 전극으로 사용함으로써 투과전극으로 활용이 가능함을 보였다[21-22].

이러한 배경에서 Y. Sun 연구진에서는 SWCNT를 투과 소스 전극으로 사용하여 VOFET 기반 광 시냅스 소자를 최초로 구현했다[10]. 직경이 1 nm 수준인 SWCNT는 반데르발스 인력에 의해 응집현상이 발생하여 전도성이 있는 네트워크 구조를 형성하게 되고, 네트워크 내부에 있는 충분한 양의 구멍은 게이트 전계가 투과할 수 있다(Fig. 5(a)).

채널의 길이는 광흡수층인 $CsPbBr_3$와 채널층인 poly[2,5-bis(2-octyldodecyl)pyrrolo[3,4-c]pyrrole-1,4(2H,5H)-dione-3,6-diyl)-alt-(2,2′;5′,2″;5‴,2‴-quaterthiophen-5,5‴-diyl)](PDPP4T)의 두께로 정해진다. 짧



Fig. 5. Vertical 3-terminal photonic synapse with the field permeable source electrode using SWCNT. (a) The atomic force microscope (AFM) image of SWCNT coated on the silicon wafer. (b) Photocurrent of the device at various wavelengths of light (c) photocurrent of the device at various light intensity. Adapted with permission [10]. Copyright 2021, Wiley-VCH GmbH.

은 길이 채널로 인해 10 μV의 낮은 구동 전압과 1.3 fJ의 초저전력 소모를 구현하였다. 이 소자의 작동원리의 핵심은 광 흡수 물질인 $CsPbBr_3$와 채널 물질인 PDPP4T 간의 에너지 레벨 차이로 인한 전하 트래핑(charge trapping)이다. 빛을 소자에 가하면 $CsPbBr_3$에서 발생한 광 유발-정공은 에너지 레벨 차이로 인해 자발적으로 PDPP4T로 이동한다. 이러한 내부적인 흐름으로 인해 드레인 전류가 증가하게 된다. 반면, 광 유발-전자들은 에너지 장벽으로 인해 PDPP4T로 넘어가지 못해 $CsPbBr_3$로 고립된다. 따라서 빛이 꺼져도 일정 시간동안 드레인 전류가 유지되는 현상을 나타낸다. 충분한 시간이 지나면 고립되어 있던 전자가 PDPP4T로 넘어간 정공들과 재결합하게 되면서 드레인 전류가 점차 줄어들게 된다. 이와 같이 빛의 유무에 따른 드레인 전류의 차이에 따라 시냅스 특성을 모사한다. 또한 빛의 파장, 빛의 세기에 따라 드레인 전류를 조절할 수 있어 광 시냅스 소자로 적용할 수 있음을 보여주었다. 뿐만 아니라 이 소자는 빛의 파장/세기에 따라 다른 전기적 신호를 보임으로써 파장/세기 선택성을 보여주었다(Fig. 5(b) 및 Fig. 5(c)).

4. 이온 이동 기반 수직구조 3단자 인공 시냅스 소자

이온 이동 기반 수직 2단자 시냅스 소자는 드레인 전압을 가해줌에 따라 절연체 내부의 이온이 이동하면서 드레인 전극과 소스 전극을 이어주는 전도 필라멘트(conducting filament)를 형성한다. 이로 인한 저항 변화로 시냅스의 전기화학적 특성을 모방하는 연구가 진행되었다. 하지만, 한 단자에서 읽기와 쓰기를 같이 진행하기 때문에, 반복적인 스위칭 동작에서는 이온 간의 충돌, 축적이 발생하게 되어 재현성이 낮아지게 된다. 반면 이온 이동 기반 3단자 소자는 2단자 소자와 달리 읽기(드레인)과 쓰기(게이트)를 분리하여 데이터 손실 없이 비파괴적으로 가중치를 조절할 수 있다. 또한 게이트 절연체가 높은 전기용량을 가진 전해질이기 때문에 낮은 구동전압, 우수한 전하이동도를 구현할 수 있다. 하지만, 수평 구조의 이온 이동 기반 3단자 소자는 구조적 한계로 인해 집적도 측면에서 불리하다. 이에 따라 소스 전극과 드레인 전극이 수직 방향으로 적층한 수직구조 3단자 소자를 기반으로 집적도를 개선한 연구가 활발하다.

전해질에 있던 이온들이 반도체 채널 층으로 흡착/탈착하여 수직 방향의 채널 전도도를 변화시킨다. 이온은 실온에서도 쉽게 이동하는 특성이 있어 높은 전류밀도, 낮은 구동전압을 구현할 수 있다. 또한 전해질로는 고분자 또는 이온-겔을 사용하므로 대면적 용액 공정이 가능하다.

J. Lenz 연구진은 전해질 게이트와 수직구조 3단자 트랜지스터를 이용해 최대 $MAcm^{-2}$ 수준의 전류밀도와 10^8의 on/off ratio를 달성하였다. 뿐만 아니라 전해질에 있는 이온을 채널 반도체층에 흡착 및 탈착시켜 생체 시냅스 특성을 확인하였다[23].

수직방향으로 형성된 채널의 길이(L_c)는 절연체인 SiO_2의 두께로 조절할 수 있어 40 nm 미만의 채널 길이의 소자를 제작할 수 있다. 반도체 채널 층의 두께(d_c)는 O_2 활성 이온 에칭 시간에 따라 달라진다. d_c c가 작을수록 전해질을 이용한 게이팅 제어가 용이하다(Fig. 6).

Channel area(A_{ch})는 식 (2)로 표현할 수 있다.

$$A_{ch} = 2 \times w_{bel} \times d_c$$
(ω_{bel}: the width of the bottom elecrode) (2)

transfer curve에선 V_d=−0.3 V에서 10^7 수준의 높은 on/off ratio, 2.7 MA cm^{-2}의 높은 current density를 구현하였다. 또한 이 소자는 10 μV의 낮은 V_{ds}에서도 구동이 가능함을 확인하였다. 이와 같은 수직방향 짧은 채널 길이와 빠른 이온 이동 특성을 이용하여 시냅스 거동을 구현했다.



Fig. 6. Device fabrication process of electrolyte gated VOFETs. Electrolyte gated vertical 3-terminal VOFET based artificial synapse. If a gate voltage is applied, ions in the electrolyte are injected into the channel layer. Adapted with permission [23]. Copyright 2019, Springer Nature.

게이트 전극에 음전압 펄스를 인가하면 전해질에 있던 음이온들이 반도체 내부로 흡착되어 반도체 채널에 자유 정공들이 축적되게 한다. 이와 같은 전하 캐리어로 인해 EPSC가 증가하게 된다. 하지만 펄스 이후 흡착되어 있던 이온들이 탈착되면서 EPSC가 서서히 감소하게 된다. 이로 인해 게이트 전압 펄스에 따른 EPSC 증가 또는 PPF 특성을 나타내게 된다.

이와 같이, eletrolyted-gate 기반 수직구조 소자는 100 fJ 미만의 에너지로도 작동이 가능하다는 점에서 초저전력 시냅스 소자를 구현할 수 있음을 보여주었다.

Y. Choi 연구진 3D 크로스바 어레이를 적용하여 집적화된 수직구조 3단자 인공시냅스 소자를 보고했다. 3개의 전극(게이트, 소스, 드레인)의 교차점이 하나의 소자로 기능을 하며, 이온 겔 게이트 절연체와 반도체 채널 사이에서의 이온 이동을 이용해 채널 전도도를 변화시켜 시냅스 가중치를 모사하였다[11]. 뿐만 아니라 채널층의 두께와 채널면적(3개의 전극이 겹쳐진 면적)를 다르게 함에 따라 LTP/LTD 특성 factor인 the dynamic range(G_{max}/G_{min}), Nonlinearity(NL), effective number of states(NS_{eff})를 조절할 수 있음을 보여주었다(Fig. 7(b)). 채널 길이는 채널층의 두께로 조절할 수 있기 때문에, 채널층이 얇을수록 채널 전도도가 높은 것을 확인할 수 있다. 하지만 NL, NS_{eff}를 고려했을 때는 55 nm의 채널길이가 가장 이상적인 시냅스를 모사한다고 평가하고 있다. 반면, 채널면적은 클수록 높은 전도성을 가지지만, 그만큼 이온의 이동을 섬세하게 조절하기 어렵다. 이에 따라 55 nm의 채널층 두께, 50×50 μm^2의 채널면적일 때 가장 이상적인 시냅스 거동을 보였다. 뿐만 아니라 MNIST 데이터 베이스를 이용한 패턴 시뮬레이션에서 92.5% 수준의 높은 인식률을 보여, 미래 뉴로모픽 컴퓨팅에 적용이 적합함을 보였다.

현재까지 다양한 종류의 P-type 반도체 기반 시냅스 소자 연구가 활발하다. 하지만 N-type 반도체는 음이온 라디칼로 인해 공기나 수분에 취약하다. CMOS 회로 구동을 위한 All-organic complementary circuit을 위해서는 안정적으로 구동하는 N-type 반도체 기반 시냅스 소자가 필요하다. 이에 본 연구진은 N-type donor



Fig. 7. Ion-gel-gated vertical 3 terminal artificial synapse device with crossbar array. As ions move between P3HT and electrolyte, the channel conductivity changes. (a) Schematic diagram of 3D crossbar array of synaptic device. (b) Optimization of LTP/D characteristics of device by varying active layer thickness and channel. Adapted with permission [11]. Copyright 2020, Springer Nature.

acceptor(D-A) conjugated polymer와 게이트 절연체 사이에서 발생하는 이온 이동을 이용하여 수직구조 three terminal n-type organic artificial synapse(TNOAS) 를 개발하였다[24](Fig. 8(a)).

소스 전극과 드레인 전극 사이의 절연체의 두께는 18 nm이지만 실제 채널 길이(L_c)는 에칭 처리로 인한 경사각으로 인해 약 150 nm이다. 또한 채널 면적(A_c)는 채널 길이(L_c)와 소스, 드레인 전극의 폭(W_c)의 곱으로 구할 수 있다. 본 연구진은 L_c=150 nm, A_c=0.83 μm^{2}의 소자를 제작하여 최대 10 KA cm^{-2}의 전류밀도, 한 동작 당 6.16 pJ의 매우 작은 에너지 소모량을 구현하였다. 더불어 절연체에 있는 Li^+의 이동을 이용하여 채널 전도도를 조절해 생체 시냅스를 모사할 수 있었



Fig. 8. Vertical 3-terminal n-type organic artificial synapse (TNOAS) with PEO/$LiClO_4$ electrolyte. (a) Structure of TNOAS and ion migration of Li ions. (b) The cross-sectional demonstration image of device. (c) Synaptic plasticity of TNOAS. Adapted with permission [11]. Copyright 2020, Springer Nature.

다(Fig. 8(b)). 또한 유기 절연체 층 자체로도 채널 형성층을 보호하는 역할을 하기 때문에 수분, 공기에도 안정하게 구동하는 N-type 기반 시냅스소자를 제작하여 P-type 반도체 기반 시냅스 소자와 비슷한 성능으로 작동이 가능하다.

5. 결론 및 전망

본 총설에서는 수직구조 3단자 인공 시냅스 소자를 구동방식에 따라 전계 투과 기반 수직구조 3단자 인공 시냅스 소자와 이온 이동 기반 수직구조 3단자 인공 시냅스 소자로 분류하고 구동 성능을 비교했다. 각 소자들은 짧은 채널 길이로 인해 높은 전류 밀도, 낮은 전력 소모량, 빠른 스위칭 스피드를 구현할 수 있어 뉴로모픽 소자로 적합하다. 총설에서 소개한 수직구조 3단자 인공 시냅스 소자는 모두 150 nm 이하의 채널 길이로 제작되어 최소 10 μV의 드레인 전압에서도 작동이 가능했다.

총설에서 소개한 소자들의 성능과 특성을 표로 요약했다(Table 1). 전력 소모량(energy consumption) 면에서는 전계 투과 이온 시냅스 소자가 더 우수한 성능을 가지는 것을 알 수 있다. 그 이유는 전해질을 통해 움직이는 이온의 이동속도가 전자/정공의 이동속도보다 느리기 때문에 스파이크를 주는 시간(t_{spike})이 길고 그 결과 단일 스파이크 당 인가 에너지가 크기 때문이다. 아래의 스파이크 당 에너지 소모량을 구하는 식을 통해 t_{spike}가 길수록 에너지 측면에서는 불리한 것을 알 수 있다.

$$E_{per\ spike} = V_d \times I_d \times t_{spike} \quad (3)$$

그 결과 SWNCT를 전계 투과전극으로 사용한 수직구조 3전극 시냅스가 1.3 fJ의 가장 낮은 전력 소모량

Table 1. Summary of vertical 3-terminal artificial synaptic device

Device type	Permeable source material	Electrolyte material	Channel length, channel area	Electrical characteristics	Minimum energy consumption	Maximum current density	Ref
Field trans-mission	Ag nanowire	-	65 nm, –	On/off ratio: 10^4 Threshold voltage: −1.35 V	10 fJ	-	[12]
		-	105 nm, 200×200 μm^2	Memory window: 52 V, Memory ratio: 10^5	-	-	[13]
	SWCNT	-	150 nm, –	Working drain voltage: 10 μV	1.3 fJ		[10]
Ion migration	-	[EMIM][TFSI]*	40 nm, 2×80×80 nm^2	On/off ratio: Minimum working drain voltage: −10 μV	~100 fJ	2.7 MAcm^{-2}	[23]
	-		55 nm, 50×50 μm^2	On/off ratio: 10^5	11.9/1.6 nJ for the potentiation/ depression pulse		[11]
	-	PEO/$LiClO_4$	150 nm, 0.83 μm^2	Minimum working drain voltage: 0.01 V	6.16 pJ	10 KAcm^{-2}	[24]

을 보고하였다. 또한 전계 투과 소스 전극은 높은 빛 투과율을 가져 광 시냅스 소자 제작이 가능하므로 이미지 센서 등으로 활용이 가능하다. 하지만 투과 소스 전극에 쓰이는 은 나노 와이어, CNT의 형성 과정에서 네트워크 구조의 위치 및 밀도를 제어할 수 있는 기술이 없어 대면적으로 균일한 박막을 만들기 어렵다. 이를 개선하기 위해선 규칙적으로 정렬시키는 공정 혹은 새로운 투과 소스 전극 개발이 필요할 것으로 보인다.

반면, 이온 이동 기반 수직구조 3단자 인공 시냅스 소자는 크로스바 형태로 제작이 가능하여 상대적으로 더 짧은 채널 길이, 높은 직접도를 구현할 수 있다. 하지만 이온 이동을 기반으로 하기 때문에, 전자/정공의 이동을 기반으로 하는 소자보다 긴 스파이크 시간을 필요로 한다. 이로 인해 에너지 측면에서는 전계 투과 소스 전극 기반 수직구조 3단자 인공 시냅스 소자보다 몇배 이상의 전력 소모량을 보고하여 저전력 구동에 불리하다. 이를 개선하기 위해서는 더 짧은 채널의 소자를 통해 구동 드레인 전압을 낮추거나 이온의 이동을 빠르게 할 수 있는 기술 개발이 필요하다.

ACKNOWLEDGEMENTS

Author Contributions

KGL, NHJ were involved in analysis, and discussion. KGL, NHJ drafted the manuscript. All authors read and approved the final manuscript.

Funding

This work was supported by the National Research Foundation of Korea (NRF) grant funded by the Korea government (MSIT) (NRF-2022M3H4A1A03076280) and NRF-2021R1A2C4002128).

Declarations of Competing Interests

The authors declare that they have no competing interests

AUTHORS

임경근
2003～2009년: 부산대학교 나노과학기술학부 학사
2009～2011년: 포항공과대학교 신소재공학과 석사
2011～2015년: 포항공과대학교 신소재공학과 박사
2015～2017년: 독일 드레스덴 공대 박사후연구원
현재: 한국표준과학연구원 책임연구원, 연세대 YU-KRISS 융합대학원 겸임교수, 과학기술연합대학원대학교 교수
[관심분야] 유기 반도체 소재, 유연 광 · 정보 소자

정나현
2016～2021년: 명지대학교 화학과 수료
2019～2021년: 건국대학교 화학과 학사
현재: 과학기술연합대학원대학교 (UST) 석박통합과정
[관심분야] 수직유기전계트랜지스터, 광전자 소자, 디스플레이

REFERENCES

[1] Mead, C. Neuromorphic Electronic Systems. Proc. IEEE. 1990, 78 (10), 1629-1636.

[2] van De Burgt, Y.; Melianas, A.; Keene, S. T.; Malliaras, G.; Salleo, A. Organic Electronics for Neuromorphic Computing. Nat. Electron. 2018, 1 (7), 386-397.

[3] Reese, C.; Roberts, M.; Ling, M.; Bao, Z. Organic Thin Film Transistors. Mater. Today. 2004, 7 (9), 20-27.

[4] Jeong, H.; Shi, L. Memristor Devices for Neural Networks. J. Phys. Appl. Phys. 2018, 52 (2), 023003.

[5] Jo, S. H.; Chang, T.; Ebong, I.; Bhadviya, B. B.; Mazumder, P.; Lu, W. Nanoscale Memristor Device

as Synapse in Neuromorphic Systems. Nano Lett. 2010, 10 (4), 1297-1301.

[6] Balakrishna Pillai, P.; De Souza, M. M. Nanoionics-Based Three-Terminal Synaptic Device Using Zinc Oxide. ACS Appl. Mater. Interfaces. 2017, 9 (2), 1609-1618.

[7] Zhang, L. X.; Gao, X.; Lv, J. J.; Zhong, Y. N.; Xu, C.; Xu, J. L.; Wang, S. D. Filter-Free Selective Light Monitoring by Organic Field-Effect Transistor Memories with a Tunable Blend Charge-Trapping Layer. ACS Appl. Mater. Interfaces. 2019, 11 (43), 40366-40371.

[8] Kleemann, H.; Krechan, K.; Fischer, A.; Leo, K. A Review of Vertical Organic Transistors. Adv. Funct. Mater. 2020, 30 (20), 1907113.

[9] Huang, W.; Chen, J.; Yao, Y.; Zheng, D.; Ji, X.; Feng, L. W. et al. Vertical Organic Electrochemical Transistors for Complementary Circuits. Nature. 2023. 613 (7944), 496-502.

[10] Chen, T.; Wang, X.; Hao, D.; Dai, S.; Ou, Q.; Zhang, J.; Huang, J. Photonic Synapses with Ultra-Low Energy Consumption Based on Vertical Organic Field-Effect Transistors. Adv. Opt. Mater. 2021, 9 (8), 2002030.

[11] Choi, Y.; Oh, S.; Qian, C.; Park, J. H.; Cho, J. H. Vertical Organic Synapse Expandable to 3D Crossbar Array. Nat. Commun. 2020, 11 (1), 1-9.

[12] Sun, Y.; Wang, Y.; Yuan, Q.; He, N.; Wen, D. Vertical Organic Ferroelectric Synaptic Transistor for Temporal Information Processing. Adv. Mater. Interfaces. 2022, 2201421.

[13] Gao, C.; Yang, H.; Li, E.; Yan, Y.; He, L.; Chen, H.; Lin, Z.; Guo, T. Heterostructured Vertical Organic Transistor for High-Performance Optoelectronic Memory and Artificial Synapse. ACS Photonics. 2021, 8 (10), 3094-3103.

[14] Mao, J. Y.; Hu, L.; Zhang, S. R.; Ren, Y.; Yang, J. Q.; Zhou, L.; Zeng, Y. J.; Zhou, Y.; Han, S. T. Artificial Synapses Emulated through a Light Mediated Organic-Inorganic Hybrid Transistor. J. Mater. Chem. C. 2019, 7 (1), 48-59.

[15] Park, H.; Lee, Y.; Kim, N.; Seo, D.; Go, G.; Lee, T. Flexible Neuromorphic Electronics for Computing, Soft Robotics, and Neuroprosthetics. Adv. Mater. 2020, 32 (15), 1903558.

[16] Ben-Sasson, A. J.; Azulai, D.; Gilon, H.; Facchetti, A.; Markovich, G.; Tessler, N. Self-Assembled Metallic Nanowire-Based Vertical Organic Field-Effect Transistor. ACS Appl. Mater. Interfaces. 2015, 7 (4), 2149-2152.

[17] Sheleg, G.; Greenman, M.; Lussem, B.; Tessler, N. Removing the Current-Limit of Vertical Organic Field Effect Tran sistors. J. Appl. Phys. 2017, 122 (19), 195502.

[18] Nawaz, A.; Merces, L.; Ferro, L. M.; Sonar, P.; Bufon, C. C. Impact of Planar and Vertical Organic Field-Effect Transistors on Flexible Electronics. Adv. Mater. 2022, 2204804.

[19] Qiu, X.; Guo, J.; Chen, P. A.; Chen, K.; Liu, Y.; Ma, C.; Chen, H.; Hu, Y. Doped Vertical Organic Field-Effect Transistors Demonstrating Superior Bias-Stress Stability. Small. 2021, 17 (32), 210 1325.

[20] Guo, F.; Kubis, P.; Li, N.; Przybilla, T.; Matt, G.; Stubhan, T.; Ameri, T.; Butz, B.; Spiecker, E.; Forberich, K. Solution-Processed Parallel Tandem Polymer Solar Cells Using Silver Nanowires as Intermediate Electrode. ACS Nano. 2014, 8 (12),

12632-12640.

[21] McCarthy, M. A.; Liu, B.; Rinzler, A. G. High Current, Low Voltage Carbon Nanotube Enabled Vertical Organic Field Effect Transistors. Nano Lett. 2010, 10 (9), 3467-3472.

[22] McCarthy, M. A.; Liu, B.; Jayaraman, R.; Gilbert, S. M.; Kim, D. Y.; So, F.; Rinzler, A. G. Reorientation of the High Mobility Plane in Pentacene-Based Carbon Nanotube Enabled Vertical Field Effect Transistors. ACS Nano. 2011, 5 (1), 291-298.

[23] Lenz, J.; Del Giudice, F.; Geisenhof, F. R.; Winterer, F.; Weitz, R. T. Vertical, Electrolyte-Gated Organic Transistors Show Continuous Operation in the MAcm^{-2} Regime and Artificial Synaptic Behaviour. Nat. Nanotechnol. 2019, 14 (6), 579-585.

[24] Xie, Z.; Zhuge, C.; Zhao, Y.; Xiao, W.; Fu, Y.; Yang, D.; Zhang, S.; Li, Y.; Wang, Q.; Wang, Y. All-Solid-State Vertical Three-Terminal N-Type Organic Synaptic Devices for Neuromorphic Computing. Adv. Funct. Mater. 2022, 32 (21), 2107314.