고성능 전해질 게이트 트랜지스터 응용을 위한 나노구조 유기물 반도체 박막 제조 연구

1. 서론

지난 30여년 동안 유기 박막 트랜지스터(organic thin-film transistors, OTFTs)는 유연/인쇄 전자기기 응용을 위한 핵심 소자로 큰 관심을 끌며 가능성을 인정받아 왔다[1-3]. 하지만, 금속 산화물 반도체나 화합물반도체, 탄소나노튜브 등에 비해 상대적으로 낮은 성능과 안전성 등으로 인해 응용 범위가 제한적이었다[4]. 이러한 한계를 극복하기 위해 유기합성을 통한 고이동도 유기물 반도체 소재 개발과 더불어 유전율이 높은 절연층이나 초박형 유전층의 사용 또는 전해질과 같이 비정전용량이 큰 게이팅(gating) 미디어를 사용하여 전하 캐리어 밀도를 높여 성능을 향상시키고 구동전압을 낮추기 위한 연구가 진행 중이다[5,6].

이러한 연구들 중 특히 주목받는 분야는 전해질을 유전체로 사용한 유기 전해질 게이트 트랜지스터(organic electrolyte-gated transistors, OEGTs)이다. OEGTs는 전해질을 사용하여 이온의 이동에 의한 전기적 이중충을 형성하여 높은 정전용량(capacitance)을 가진다. 이는 OEGTs에 저전압 구동, 저전력 소비, 높은 트랜스컨덕턴스와 같은 이점을 제공한다. 이러한 특성 덕분에 OEGTs는 바이오센서, 웨어러블 디바이스 등 다양한 소프트 전자 어플리케이션에 매우 적합하다[6-9]. 또한, OEGTs 제작 시 유기물을 쉽게 용액화하여 인쇄할 수 있으며, 다양한 인쇄/용액 공정의 이점을 활용하여 저가 맞춤형 디자인과 대량 생산 모두에 유용하게 사용할 수 있다. 이처럼 OEGTs는 기존 OTFT의 성능 한계를 극복하고, 그 응용 범위를 확장하는 데 중요한 역할을 할 것으로 기대하고 있다[10-12].

OEGTs는 기존의 OTFT와 마찬가지로 소스(source), 드레인(drain), 게이트(gate)로 이루어진 3단자 소자이며, 소스와 드레인 전극 사이의 반도체 채널의 전도성이 게이트에 인가되는 시그널에 의해 변화한다. 이때, 게이트 전극과 반도체 채널은 전해질과 직접적인 접촉을 하게 되며, 게이트 전압의 극성에 따라 전해질 내의 양이온(cation) 또는 음이온(anion)이 전해질에서 반도체 채널 쪽으로 이동하여 전하를 축적(enhancement mode)하거나 공핍(depletion mode)시켜 채널의 전도도를 제어하게 된다. 따라서, 우수한 성능의 OEGTs를 구현하기 위해서는 나노미터 이하의 크기를 가지는 이온들이 반도체-전해질, 전해질-게이트 전극 사이의 계면에서 빠르고 높은 정전기적 상호작용을 유도하여야 하며, 이를 위해 다공성 나노구조의 반도체 채널 형성을 통해 이온의 침투를 효과적으로 가능하게 하여 높은 전류밀도를 유도할 수 있도록 할 필요가 있다.

본 연구에서는 나노구조의 유기물 반도체 채널의 형성과 고체 전해질 게이트 절연체(solid-electrolyte gate insulator, SEGI)를 사용하여[13,14] 고성능 저전압 특성의 OEGTs를 개발하는 연구를 수행하였다. 특히, 용액공정을 통해 제작된 유기물 반도체 층의 상분리 특성을 이용하여 나노 구조를 손쉽게 형성하였으며, 이를 통해 전해질과 반도체 층의 접촉 면적을 넓히고 이온의 원활한 이동을 통해 높은 전류밀도와 반복적인 구동 안정성을 확보하였다. 소스-드레인 전극 방향으로 이방성을 가지는 나노 구조를 형성하여 전하 운송 경로를 최적화시키고 전하의 이동 특성을 개선할 수 있다[15-17]. 또한, 평탄한 필름 형태의 반도체층보다 표면적을 증가시켜 채널과 전해질 사이의 접촉 면적을 늘려 더 많은 전하가 유도되어 채널을 통과할 수 있게 함으로써 높은 트랜스컨덕턴스와 전류 용량을 얻을 수 있다. 결과적으로, 나노구조 채널을 가지는 OEGTs는 더 효과적으로 게이트 전압에 반응하여 전하 운송을 더 효율적으로 수행할 수 있다. 이러한 고성능 OEGTs 소자의 개발은 자유로운 형상을 가지며 유연한 전자기기의 설계 및 제작에 있어 중요한 발전을 나타내며, 유기물 반도체는 물론 유연/인쇄 전자공학 기술 분야에서의 응용 가능성을 넓힐 것으로 기대한다.

2. 연구방법

2.2. Device Fabrication

본 연구에서 사용한 SEGI 제조는 이전의 발표된 논문의 방식을 따라 진행하였다[14]. 2-butanone에 30 mg/mL로 용해시킨 PVDF-TrFE-CTFE와 PVDF-HFP와 1-ethyl-3-methylimidazolium bis(trifluoromethylsulfonyl) imide[EMIM][TFSI]를 acetone에 1:4:7의 질량 비율로 용해시킨 Ion-gel을 24시간 동안 교반기에서 섞어주었다. 완전히 용해된 PVDF-TrFE-CTFE와 Ion-gel 두 용액을 각각 99:1 또는 98:2 비율로 혼합하여 2시간동안 교반기에서 섞어 SEGI 용액을 완성하였다.

Fig. 1과 같이 top-gate/bottom-contact(TG/BC) 구조의 OEGTs 소자를 제작하기 위해 우선 유리 기판 위에 포토리소그래피 공정을 통해 Au/Ni(15/4 nm)로 증착된 채널 길이/넓이=10 µm/1 mm의 소스/드레인(S/D) 전극을 형성하였다. S/D 전극이 형성된 기판을 DI water, acetone, isopropanol에 각각 10분씩 순차적으로 세척 후 순환 건조기에 하룻동안 건조한 후 사용하였다.

Fig. 1. (a) Schematics of fabrication process for the nano-structured P3HT active layer. (b) Chemical structures of ionic liquid [EMIM][TFSI], fluorinated polymer dielectrics (PVDF-TrFE-CTFE, PVDF-HFP, and PVDF-TrFE), and P3HT polymer semiconductor and PEO blend dielectric. (c) Device structure of the top-gate/bottom-contact organic electrolyte-gated transistor.

Download Original Figure

나노 구조의 유기물 반도체 채널 형성을 위해 P3HT와 PEO를 9:1, 8:2, 7:3, 6:4, 5:5 비율로 혼합하였다. 각각 10 mg/mL의 비율로 1,2-dichlorobenzene에 용해시켜 사용하였으며, 혼합 용액을 2,000 rpm에서 스핀 코팅한 후, 150℃에서 1시간 동안 열처리하였다. 반도체 필름이 코팅된 기판을 약 15분간 ethanol에 담가PEO를 선택적으로 제거한 후, 80℃에서 30분간 열처리를 통해 잔여 용매를 제거하였다.

나노구조의 반도체 채널의 패터닝을 위해 poly (methyl methacrylate)(PMMA) 보호막을 반도체 박막 위에 코팅하였다. 이를 위해 butyl acetate에 30 mg/mL 농도로 용해된 PMMA 용액을 2,000 rpm의 속도로 스핀 코팅으로 도포한 후 80℃에서 1시간 동안 건조하였다. 금속 섀도우 마스크를 이용하여 35 nm 두께의 알루미늄(Al)을 증착하여 건식 식각 공정의 마스크로 사용하였다. Reactive ion etching(RIE)으로 알루미늄 전극이 증착되지 않은 영역의 PMMA와 P3HT를 선택적으로 제거하여 반도체 채널에서 누설 전류를 일으키는 영역을 최소화하였다[18]. 이후 acetone에 담가 PMMA 와 Al을 lift-off하고, 80℃에서 30분 동안 열처리하여 잔여 용매를 완전히 제거했다. 이후 SEGI 용액을 2,000 rpm에서 스핀 코팅한 후, 80℃에서 1시간 동안 열처리하였다. 마지막으로 금속 섀도우 마스크를 이용해 Au을 증착하여 트랜지스터의 액티브 영역 위에 게이트 전극을 형성함으로써 OEGTs 소자를 최종적으로 완성하였다. 모든 과정은 질소 분위기의 글러브 박스 내에서 진행되었다.

3. 결과 및 고찰

활성층 영역의 나노 구조 형성을 확인하기 위해 atomic force microscopy(AFM) 분석을 통해 표면 특성을 관찰하였다. Fig. 2에는 pristine 상태의 P3HT와 PEO 필름, 그리고 PEO 제거 전후의 AFM 이미지를 나타낸다. Pristine P3HT의 경우, 매끄러운 표면이 나타내는 반면, PEO는 결정화에 의한 특정 패턴이 나타난다. P3HT와 PEO를 혼합한 필름의 표면은 두 물질이 상분리가 된 것을 알 수 있으며, 최종적으로 PEO를 완전히 제거한 후 P3HT 반도체만 남겨진 표면 형상을 살펴보면 나노 구조의 형성을 확인할 수 있다. 다음은 나노 구조 형성에서 X-ray Photoelectron Spectroscope (XPS)를 통해 박막 표면의 원소를 측정하여 PEO의 제거 여부를 확인하였다. Fig. 2(e)는 산소의 조성을 나타낸 그래프로 그래프가 차지하는 비율만큼 해당 원소가 존재하는 것을 의미한다[25]. P3HT+PEO 혼합 필름에서만 산소의 조성이 측정되었으며, 나머지 pristine P3HT와 PEO를 제거한 필름에서는 산소가 검출되지 않았다. 또한, 탄소의 조성도 함께 확인하였는데 이를 원소의 비율로 치환하여 Fig. 2(f)에 나타냈다. pristine P3HT와 PEO 제거 후 필름의 탄소 대 산소비율이 유사한 것을 알 수 있는데 이를 통해 PEO만 효과적으로 제거된 것을 확인할 수 있었다.

Fig. 2. Atomic force microscopy phase images of (a) Pristine P3HT, (b) PEO, (c) P3HT+PEO (7:3) blend before PEO selective removal, (d) nano-structurd P3HT after PEO removal (scale: 10 µm×10 µm). (e) XPS O1s spectra of Pristine P3HT, P3HT+PEO blend, and nano-structured (remove PEO) P3HT, (f) quantitative atomic concentration obtained via XPS analysis.

Download Original Figure

본 연구에서는 나노 구조의 형성에 영향을 미치는 다양한 변수들을 분석하고 최적의 조건을 도출하기 위해 P3HT:PEO의 비율에 따른 영향을 먼저 수행하였다. P3HT:PEO 비율을 10:0에서 5:5까지 다양하게 조정하며 OEFT 소자를 제작함으로써 전기적 특성 변화를 관찰하였다. 측정된 이동도(mobility)와 문턱전압(threshold voltage, V_T) 특성은 Fig. 3의 그래프에 나타내었다. PEO의 비율이 7:3까지 증가함에 따라 전기적 성능이 향상되는 경향이 나타났다. 특히, 7:3 비율에서는 가장 높은 전하 이동도를 보이며, 문턱전압이 낮고, 전류점멸비(ON/OFF 전류 비율)가 증가하여 전기적 특성 면에서 가장 우수한 성능을 보였다. P3HT와 PEO의 혼합에 의해 나노 구조의 채널이 형성되고 PEO가 P3HT의 결정화를 유도한 것으로 사료된다. 이러한 낮은 문턱전압은 전력 소비를 줄이고, 높은 전하 이동도로 인해 빠른 스위칭 속도를 가능하게 한다[19-21]. 하지만 비율이 6:4를 넘어가면서는 성능이 오히려 감소하는 것으로 나타났다. PEO의 부도체 특성으로 인해 이는 과도한 PEO 비율이 P3HT 채널 형성을 어렵게 만드는 구조를 형성하기 때문이라고 해석된다. 이를 확인하기 위해 6:4 비율에서의 필름 표면을 AFM으로 분석한 결과, 동일한 PEO 식각 시간에서 대부분의 반도체 층에서 충분한 채널 형성이 이루어지지 않는 것을 관찰할 수 있었다. 이러한 구조적 특징이 전류 흐름을 방해하며 전기적 성능에 부정적인 영향을 끼치는 것을 시사한다.

Fig. 3. Comparison of the charge carrier mobilities and the threshold voltage of OEGTs using P3HT+ PEO composite active layer with various blend ratios.

Download Original Figure

가장 우수한 성능의 OEGTs 소자를 제작하기 위해 최적의 SEGI 조성비를 조사하였다. −C−F 결합 효과를 이용하기 위해 PVDF 기반의 고분자인 PVDF-HFP, PVDF-TrFE, PVDF_62.2-TrFE_29.4-CTFE_8.4, PVDF_61.7-TrFE_7:28-CTFE₁₀ 네 가지 물질을 후보로 구성하였다[13,14]. 이들 고분자를 적용한 SEGI을 사용하여 OEGTs 소자를 제작하고 각각의 전기적 특성, 바이어스 안정성, 드레인 전압에 따른 hysteresis 변화를 측정하였다. 추가적으로 SEGI에 사용된 다양한 불소계 고분자의 화학구조와 그에 따른 전기적 특성 결과를 비교하여 OEGT 소자의 transfer curve 측정 분석을 통해 PVDF_61.7-TrFE_7:28-CTFE₁₀을 사용한 소자가 가장 우수한 성능을 나타낸 것을 확인하였다. 또한 V_D=−1.5 V, 에서 100번 반복 측정하여 나타낸 바이어스 안정성 테스트 결과에서도 PVDF_61.7-TrFE_7:28-CTFE₁₀는 ON-state 전류의 변화가 거의 나타나지 않고 hysteresis도 다른 고분자에 비해 상대적으로 작게 측정되었다. 이를 통해 PVDF_61.7-TrFE_7:28-CTFE₁₀가 다른 고분자들에 비해 바이어스 안정성이 있다는 것을 확인할 수 있었다. 본 연구에서 PVDF-HFP와 PVDF-TrFE의 경우에는 transfer curve가 이동하고 hysteresis의 변화가 상대적으로 크게 나타났다. 결론적으로 고성능 OEGTs 소자 제작을 위해 SEGI의 최적 성분비가 중요하며, 이온의 전도성이 우수하고 효과적인 EDL 층 형성을 통해 높은 전류밀도를 유도할 수 있는 PVDF_61.7-TrFE_7:28-CTFE₁₀이 가장 좋은 물질인 것으로 확인되었다.

P3HT 반도체 채널의 나노 구조 형성의 효과를 알아보기 위해 pristine P3HT, P3HT와 PEO를 혼합한 소자, PEO만 선택적으로 제거한 소자 세 가지 조건으로 OEGTs 소자 특성을 비교하였다. Fig. 4는 세 가지 조건에서의 transfer curve를 측정한 것이며, 이를 통해 나노 구조가 형성된 후 pristine P3HT에 비해 확연히 개선된 성능을 보여주는 것을 확인할 수 있다. PEO를 선택적으로 제거하기 전 PEO+P3HT 혼합 상태의 소자는 PEO에 의해 전하와 이온의 트랩이 발생하여 상대적으로 낮은 드레인 전류와 넓은 hysteresis 등의 문제가 발생하는 것으로 사료된다[19-21]. PEO의 절연 특성이나 P3HT 내 전하 캐리어 밀도 감소에 의한 전도성 저하와 관련이 있을 것으로 추정된다[15,16]. PEO를 제거한 후에는 높은 드레인 전류와 on/off ratio, hysteresis가 거의 나타나지 않는 우수한 OEGTs 소자 성능을 보여준다.

Fig. 4. Electrical characteristics of top-gated/bottom-contact OEGTs. (a-c) Transfer curves at V_d=−1 V and −1.5 V and (d-f) output plots of (a,d) Pristine P3HT, (b,e) P3HT+PEO blend (before removal of PEO), (c,f) nano-structured P3HT active layer after PEO removal.

Download Original Figure

Fig. 5는 P3HT+PEO 혼합 상태와 PEO를 제거한 후 나노 구조의 P3HT 활성층을 가지는 OEGT 소자의 바이어스 안정성 테스트 결과를 보여준다. 우선, PEO가 제거되지 않은 소자는 bias 테스트에서 측정 cycle이 증가함에 따라 ON-state와 OFF-state의 전류가 모두 크게 증가하는 한다. 하지만, PEO가 제거된 나노 구조의 P3HT 소자는 전류의 변동이 거의 관찰되지 않는 안정한 소자 특성을 구현할 수 있다. 드레인 전압의 증가에 따른 transfer curve의 변화를 측정하기 위해 드레인 전압(V_d)을 −2.0V까지 증가시키면서 transfer curve를 측정하였다. V_d가 증가할 수록 두 소자 모두 문턱 전압이 양의 방향으로 이동하지만, PEO 제거한 후에는 현저히 작아지는 것을 확인할 수 있다. 또한, PEO 제거 전 소자의 경우, ON-state current는 증가하는 반면 OFF-state 전류가 감소되며, 전체적으로 ON/OFF 전류 비율이 낮아지는 현상이 관찰되었다. 이 결과는 나노 구조 형성 후 소자의 안정적인 작동이 이루어진다는 것을 시사한다.

Fig. 5. Bias stability test of (a,b) P3HT+PEO blend (before PEO removal) and (c,d) nano-structured P3H (remove PEO) & hysteresis change test depending on drain bias of (b) P3HT+PEO (not remove PEO) (d) P3HT+PEO (remove PEO).

Download Original Figure

4. 결론

본 연구는 상분리를 통한 손쉬운 용액공정을 통해 나노 구조의 유기물 반도체 채널을 형성하였다. 이를 통해 OEGT 소자의 고체전해질과 반도체 사이의 접촉 계면을 증가시켜 이온의 원활한 이동과 EDL 층의 효과적인 유도를 도와 높은 전류밀도와 구동 안정성을 가지는 OEGT 소자를 제작하였다. P3HT와 PEO blend를 이용한 나노 구조 형성이 트랜지스터의 전하 운반 및 전기적 성능 향상에 중대한 영향을 미친다는 것을 밝혀냈다. 이 나노 구조는 반도체와 전해질 사이 계면의 표면적을 증가시켜 캐리어의 축적을 유도하고 전류밀도를 증가시키며, 이를 통해 측정된 이동도를 향상시키는 데 기여하였다. 또한, 고체 전해질 게이트 절연체(SEGI)에 사용되는 불소계 고분자 유전체의 종류와 조성을 최적화하였으며, 활성층으로 사용되는 P3HT와 PEO의 다양한 혼합 비율에 따른 효과를 분석함으로써 최적의 OEGT 소자 성능을 달성하기 위한 이상적인 실험조건을 도출했다. 종합적으로, 본 연구는 유기물 반도체를 활용한 유연/인쇄 전자기기를 제조하고, 소자의 성능을 효과적으로 향상시키는 방법을 제시하였다. 나노 구조의 고분자 반도체 채널 형성과 SEGI 재료의 최적 조합을 통해 저전압에서 구동되는 높은 성능의 반도체 소자를 개발하고, 이를 synaptic 트랜지스터나 바이오 센서 등의 응용 분야에 폭 넓게 사용할 수 있을 것으로 기대한다.